Gate Delay

释义 Definition（中文）

gate delay 通常指“门延迟/门电路延迟”：在数字电路中，一个逻辑门从输入变化到输出稳定所需的时间，也常被称为（或包含在）传播延迟的概念里。该延迟会影响电路的最高工作频率、时序裕量与整体性能。
（在航空语境中，gate delay 也可指“登机口延误”，但在工程/计算机硬件语境里更常指逻辑门延迟。）

发音 Pronunciation（IPA）

/ɡeɪt dɪˈleɪ/

例句 Examples

A gate delay of 2 ns is acceptable for this design.
这个设计中，2 纳秒的门延迟是可以接受的。

Because of gate delay and wire delay, the signal may arrive too late to meet the clock edge.
由于门延迟和连线延迟，信号可能到达得太晚，从而无法满足时钟沿的时序要求。

词源 Etymology（中文）

gate 原意为“门”，在电子学中借用来指“逻辑门（如 AND/OR/NOT）”，强调“像门一样对信号进行开关/筛选”。delay 意为“延迟”。合起来 gate delay 就是“逻辑门造成的延迟”，属于数字电路时序分析中的基础术语。

相关词 Related Words

• Propagation
• Latency
• Timing
• Clock
• Setup
• Hold
• Skew
• Jitter
• Critical
• Path

文学与著作 Literary Works（出现语境示例）

• Digital Design and Computer Architecture（Harris & Harris）：在讨论时序、组合逻辑路径与最大频率时常出现与 gate delay 相关表述。
• CMOS VLSI Design: A Circuits and Systems Perspective（Weste & Harris）：在 CMOS 门电路、延迟模型与性能优化章节中涉及 gate delay。
• Introduction to VLSI Systems（Mead & Conway）：在 VLSI 设计与时序约束的讨论中会使用“门延迟/传播延迟”等相关术语。